PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07222164 A

(43) Date of publication of application: 18.08.95

(51) Int. CI

H04N 7/32 G06T 9/00 H03M 7/40

(21) Application number: 06011197

(22) Date of filing: 02.02.94

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

UIRUSON UIRIAMU BURENTO


(54) DIGITAL VIDEO BIT STREAM CODER

(57) Abstract:

PURPOSE: To simplify the constitution of a video coder and to reduce the cost by providing a command buffer memory for clarifying the syntax and contents of a bit stream in a bit stream coder.

CONSTITUTION: In a command interpreter 103, the quantization coefficient of a coefficient buffer memory 101 is read and also the syntax and data commands from the command buffer memory 102 are read. The data and related control information are distributed to a coefficient coder 106, a variable length coder 107, a fixed length coder 108 and a control delay 109. A similar format 1 is provided in the output of the coders, which output signal to be sent to a connector 115 is selected by a code selector 111, a bit sequence length 112 and a bit sequence code 113 connected to the connector 115 are received and the bit stream 116 is generated. When the connector 115 receives an aligning signal 114, an accurate number corresponding to the code 113 and the signal 134 is outputted by a bit counter 117 and a required rate control parameter is

judged.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-222164


(43)公開日 平成7年(1995)8月18日

(51) Int.Cl. ⁶	-	識別記号	广内整理番号	ΓI			;	技術表示箇所
H04N	7/32							
G06T	9/00	• .				•		
H03M	7/40		8842-5 J					
				H04N	7/ 137		Z	
			_	G06F	15/ 66	330	Α	
				審查請求	未請求	請求項の数8	OL	(全 10 頁)
(21)出願番号	特顏平6-11197			(71)出願人	(71)出願人 000005821			
					松下電器	器産業株式会社		
(22) 出願日	平成6年(1994)2月2日				大阪府門	門真市大字門真1	006番均	<u>t</u>
			•	(72)発明者	ウィル	ノン・ウィリアム	ムプレ	ノント
					シンガオ	ドール 1647 ‡	‡12 – 4	640 ペドッ
			•			ザボア ロード	プロッ	ック 721
		the street of	b	(74)代理人	弁理士	松田 正道		
			,		÷			
						·		

(54) 【発明の名称】 ディジタルビデオ・ビットストリームコーダ

(57)【要約】

【目的】 非常に高速にデータ処理が出来、同時に可変 艮コーダがプログラマブルな形でマクロブロックをフォ ーマット化できるようにすること。



【特許請求の範囲】

【請求項1】変換係数を格納する係数パッファメモリと、

ピットストリームフォーマットとデータコマンドを格納 するコマンドバッファメモリと、

前記変換係数を可変長ピットシーケンスとしてコード化 する係数コーダと、

前記データコマンド内のデータを可変長ビットシーケン スとしてコード化する可変長コーダと、

前記データコマンド内のデータを固定長ビットシーケン スとしてコード化する固定長コーダと、

前記コマンドバッファメモリから前記コマンドを読み取り、前記係数バッファメモリから前記変換係数を読み取り、前記係数コーダと前記可変長コーダと前記固定長コーダとにデータと側御信号を配分するコマンドインタブリタと、

前記可変長ビットシーケンスと前記ビットシーケンスの 長さとを定義するコードワードを格納するコードテーブ ルと、

前記係数コーダから前記可変長ピットシーケンスを、前記可変長コーダから前記可変長ピットシーケンスを、前記固定長コーダから前記固定長ピットシーケンスを、あるいは空白ピットシーケンスのいずれかを選択するコードセレクタと、

選択したピットシーケンスを連結して、幅1ビットあるいはそれ以上のビットのワードのシーケンスであるビットストリームを形成する連結器と、

連結されて前記ピットストリームを形成するピット数を カウントするピットカウンタと、

前記ピットストリームを出力バッファメモリに出力する 出力コントローラと、

前記ピットストリームが所望のピットストリーム構文に 従うように前記ピットシーケンスを順序付けする構文順 序付け手段と、

を備えたことを特徴とするディジタルビデオ・ビットストリームコーダ。

【請求項2】前記檘文順序付け手段は、

前記コマンドバッファメモリで生じるのと同じ順序で逐次に前記コマンドバッファメモリから前記コマンドを読み取る手段と、

前記コマンドバッファメモリから係数バッファメモリへ 読み取りを切り換えるものであって、その切り替えは係 数コマンド語が前記コマンドバッファメモリから読み取 られた時はいつでも行われる、手段と、

前記係数パッファメモリから前記コマンドパッファメモリへ読み取りを切り換えるものであって、その切り替えは、前記係数コマンド語により数が示されるところの所望の係数がすべて前記係数パッファメモリから読み取られた時はいつでも行われる、手段と、

前記コマンドと前記係数がそれぞれ前記コマンドバッフ

ァメモリと前記係数パッファメモリから読み取られる順序は、それらの各々の連結された結果的なビットシーケンスが前記ピットストリームを形成するのと同じ順序であることを意味する前記ピットシーケンスを順序付けする手段と、

を備えたことを特徴とする請求項1のディジタルビデオ・ビットストリームコーダ。

【請求項3】前記コマンドインタブリタは、

前記係数パッファからの前記変換係数の読み取りを順序付けする係数スキャナ手段を有することを特徴とする請求項1又は2のディジタルビデオ・ビットストリームコーダ。

【請求項4】前記コマンドインタブリタは、

前記係数パッファからの前記変換係数の読み取りを順序 付けする係数スキャナ手段と、

コマンドのグループの逐次の読み取りと処理を開始する 開始信号手段と、

前記コマンドインタブリタがコマンドのグループの読み 取り、処理中であることを示す使用中信号手段と、

前記コマンドインタブリタがコマンドのグループの処理を終了したことを示すものであって、前記コマンドバッファメモリから読み取られた独自のコマンドの発生に応答する、終了指示手段と、

を備えたことを特徴とする請求項1又は2のディジタル ビデオ・ビットストリームコーダ。

【請求項5】前記係数スキャナ手段は、

前記係数パッファからの前記変換係数の前記読み取りの順序を格納した1つないしそれ以上の走査順序参照テーブルと

前記走査順序参照テーブルを、前記係数コマンド語の内容に基づき選択する手段と、

を備えたことを特徴とする請求項3又は4のディジタル ビデオ・ビットストリームコーダ。

【請求項6】前記連結器は、

選択したビットシーケンスを連結して、幅1ビット又は それ以上のワードのシーケンスであるビットストリーム を形成する手段と、

整列コマンド語の発生に基づき、後続のビッドシーケン スの第1のビットをワード境界に整列する手段と、

を備えたことを特徴とする請求項1、2、3、4、又は 5のディジタルビデオ・ビットストリームコーダ。

【請求項7】前記ピットカウンタは、

前記ピットストリームを形成するために連結したビット 数をカウントするカウンタと、

カウントされたピット数を位取り因数で指定される量で 基準化するシフタ手段と、

を備えたことを特徴とする請求項1、2、3、4、5、 又は6のディジタルビデオ・ビットストリームコーダ。

【請求項8】前記出力コントローラは、

前記ピットストリームを出力バッファメモリに出力する

手段と、

前記出力バッファメモリに掛き込むことができない場合は前記ディジタルピデオ・ビットストリームコーダが行う読み取り及び処理を停止する手段と、

を備えたことを特徴とする請求項1、2、3、4、5、 6、又は7のディジタルビデオ・ビットストリームコー ダ-

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ディジタルビデオコーダで使用する可変長コーダ (あるいは「ハフマンコーダ」ないし「エントロピーコーダ」としても知られる) とピットストリーム・フォーマッタに関する。

[0002]

【従来の技術】ディジタルビデオコード化では、ビデオ 信号は、H.261 (CCITT、XV小部会文書「勧告 H.261 - px64 kピット/sでのオーディオビジュア ルサービス用ビデオコーデック」、国際電信電話諮問委 員会、XV調査部会報告R37、1990年8月に記載)、M PEG-1 (ISO MPEG文哲、「CD11172 ~ 移 動画像及び約1.5 Mbps迄のディジタル記憶媒体用の 関連オーディオのコード化」、国際標準化機構、ISO - I E C / J T C 1 / S C 2 / W G 8, 1992年) ないし MPEG-2 (ISO MPEG文書、「WD編集特別 部会が修正した第3作業草案(ニューヨーク)」、国際 標準化機構、ISO-IEC, 1993年8月27日) のよう な特定の構文に従うピットストリームとして圧縮されて 送信される。それらのコーダでは、離散コサイン変換 (DCT) に基づく損失のあるコード化アルゴリズム が、ピットストリーム構文フォーマット化を行う可変長 コード化に基づく無損失エンコーダに先行している。無 損失コーダ(「可変長コーダ」(VLC)としても知ら れる)への入力は一般に、ビデオデータのマクロブロッ ク (MPEG-1については16 x 16)の変換係数と、 マクロブロックの副情報(MPEG-1についてはマク

【0003】可変長コーダの1つの機能は固定長入力データを可変長データに変換することである。例えばこれはAC変換係数をゼロラン(run)とレベルの組合とができる。また一部の副情報をエントロピーコード化するエント間報をエントロピーコード化することである。可変長コーダの規能は、データを出たでは、DCT係数に課せられる量子化量を制御することを維持するのに使用するレート制御フィードバックバラメータを決定することである。

ロプロック・タイプ、動きベクトルなど)及びコード化

ビデオデータのスライス、画像あるいは更に細分割した

ものに対応するヘッダ副情報からなる。

【0004】大部分の既存の無損失コーダはビットスト リーム構文を変える能力なしに既存の基準のサブセット (subset) をサポートしている。そのような装置の例と して、H.261のみをサポートするLSI LOGIC L 64750 (LSI論理集積回路データシート「L64750/51 CCITT可変長コーダノデコーダ」に記載、注文番 号44023、1991年4月) がある。モリソン (米国特許 4, 985,766号、「ビデオコーダ」モリソン他、1991年1月1 5日を参照)は、係数データと副情報を別々にバッファ することでピットストリームをフォーマット化してい る。各々のバッファには特殊データスイッチを揩き込 み、1 つのバッファの読取りをいつ他のバッファにトグ ルすべきかを示す。そうすることで所望のピットストリ ーム構文に必要な順序でバッファからデータを読むこと 、ができる。再順序付けしたデータはレート制御バッファ に格納し、読み取って所望のビットストリームビット伝 送レートにするのに必要なレートで可変長コード化され る。この場合のレート制御フィードバックパラメータは レート制御バッファの埋まり具合いである。バッファか ち読み取ったビットストリームデータのビット数はバッ ファへの售き込みビット数から差し引いてバッファの埋 まり具合いの度合を出す。バッファの埋まり具合いはバ ッファが下回ったりあふれることがないように係数量子 化の量を調節するのに使用する。

[0005]

【発明が解決しようとする課題】しかしながら、従来の 方法には問題がいくつかある。

【0006】その第1の問題は、急速に変化しているディジタルA/Vコード化技術及び広範囲のアプリケーションにより、今後、様々なビットストリーム構文をサポートし、新しい構文を可能にする必要がある。データのフォーマット化は一般に非常に複雑であり、ビットストリーム構文、コード化アルゴリズム、コード化データの特性に依存する。本発明の目的は、構文の変化がコーダの論理設計に影響を与えない可変長コーダを開発することである。これは特にMPEG-2や米国のATVなど現在開発中の今後の基準をサポートするハードウエアに必要である。

【0007】第2の問題は、市販の製品に適したVLS 【で実施する上で大きさが十分小さい可変長コーダへの 要望である。

【0008】第3の問題は、市販のビデオコーダの開発を容易で経済的にするために可変長コーダの使用を簡単にしなければならないということである。本発明の目的は可変長コーダ回路に対する単純なインターフェイスをサポートすることである。

【0009】第4の問題は、データ処理量が非常に高いということである。4:1:1標本化幅TVについては、マクロブロックは15マイクロ秒毎にコード化しなければならない。この場合、可変長コーダへの固定長デー

タ(母子化係数プラス副情報)入力レートは27M H z を 超過する。本発明は、非常に高いデータ処理能力を有 し、可変長コーダがプログラマブルな形でマクロブロッ クをフォーマット化できるようにすることを目的とす る。

[0010]

【課題を解決するための手段】本発明は、同一ハードウ エア論理で多くの現在の及び進展しつつあるピットスト リーム構文をサポートするため、可変長コード、固定長 コード及びDCTのブロックを示すコードを含むビット ストリームをフォーマット化できる汎用設計である。可 変長コーダのサイズを小さく保つため、ビットストリー ム出力パッファメモリは可変長コーダを集積回路(I C) 内で実施できるように最終可変長コーダ論理の後に 配置しており、出力バッファメモリはこのIC内に配置 する必要はない。可変長コーダへのインターフェイスを 単純にしておくため、ビットストリーム構文を1つのコ マンドバッファメモリを用いて完全に特定して檘文とデ ータコマンドを格納できる。係数データメモリはフォー ・マット化情報を持つ必要はない。更に、正確なビットカ ウントと単純なインターフェイスをサポートするビット カウンタは、レート制御パラメータの計算のためにサポ ートされている。ビデオデータ固有の非常に高いデータ レートをサポートするため、本発明をパイプラインとし て実施することができる。

【0011】本発明は、所望のピットストリーム構文を 特定するコマンドとデータを格納するコマンドバッファ メモリと、変換係数のプロックを格納する係数バッファ メモリと、コマンドバッファメモリにより特定されたシ ーケンスで係数のプロックを挿入しつつコマンドバッフ ァメモリから構文及びデータコマンドを逐次に読み取 り、コマンドを係数コーダと可変長コーダと固定長コー ダの1つに配分するコマンドインタブリタと、可変長コ ーダないし固定長コーダとからなる。本発明は更に、係 数コーダ、可変長コーダ、固定長コーダのいずれかから ビットシーケンスデータを選択するコードセレクタと、 選択したビットシーケンスを連結して所望の構文のビッ トストリームを形成する連結器と、ピットストリームを 出力バッファメモリに出力する出力コントローラとから なる。更にビットストリームの数をカウントするビット カウンタも本発明に含まれる。

[0012]

【作用】 最初にコマンドバッファメモリに構文及びデータコマンドを入れる。これは例えばプログラマブル・プロセッサで行うことができ、その場合、構文はプロセッサのプログラムを変えることで変更することができる。またおそらく同時に、係数バッファメモリに量子化係数データを入れる。それら両方のバッファが少なくとも1マクロプロックの情報のための十分なスペースを含むことは可能である。バッファの内容が有効であれば、開始

信号をコマンドインタブリタに送ってコマンドバッファ メモリ内のコマンドの読取りと処理を始めることができる。この信号は例えばプログラマブル・プロセッサから 発信することができる。使用中信号はピットストリームコーダはコマンドバッファメモリからのコマンドの説 ストリームコーダがコマンドバッファメモリからのコマンドの処理を終了すると、特殊な独特なコマンドワードの処理を終了すると、特殊な独特なコマンドワードの処理で示され、使用中信号を非活動化する。

【0013】 構文及びデータコマンドはコマンドバッフ アメモリから逐次に読み取られる。それらが読み取ら れ、処理される順序は、結果的なビットストリーム構文 を決定する。可能なコマンドには、特定のビットシーケ ンスを指定してピットストリームに挿入する固定長デー タコマンド、可変長コード化しなければならないデータ 及びビットストリームに挿入する結果的な可変長ビット シーケンスを指定する可変長データコマンド、係数のブ ロックを可変長コード化しなければならないこと及びビ ットストリームに挿入する結果的なピットシーケンスを 指定する係数コマンド、例えば後続のコマンドから生じ る次のピットシーケンスはビットシーケンスの最初のビ ットは出力ピットストリームデータバスの最上位ビット として出力されるようにバイト整列しなければならない ことを指定するフォーマット化コマンド、コマンドの終 わりを特定してコマンドバッファメモリを処理するコマ ンドがある。例えばコマンド及び係数パッファがデータ のマクロブロックを格納する場合、最終コマンドはマク ロプロックデータコマンドの終わりとして扱われる。更 に係数コマンドには係数の位置やどの様な順序で係数を 係数パッファから読み取るべきかといった情報を含める ことができる。例えばそれはジグザク走査順あるいは代 替走査順で読み取ることができ、その両方はMPEG-2に明示されている。

【0014】例えば可変長コーダは参照テーブルに基づいて実現できる。可変長コードコマンドからのデータを用いてビットシーケンスの指定をもたらされる参照テーブルを索引できる。係数コーダの1例として、連続的なゼロ値の係数の数をカウントし、ランレベル組合せを形成し、次におそらく可変長コーダが用いるのと同じ参照テーブルを用いて可変長コード化するものがある。

タ標造を持つビットストリームを出力ビットストリーム データバス幅と整合する幅のワードとすることができる。それらのビットストリームデータのワードは、それと 出力 コントローラ といった 出力 コントロートは 出力 バッファメモリ の入力 データレートは 出力 バッファメモリの入力 データレートを超過することがある。その場合、ように信号 おいまない 出力コントローラはまた出力バッファメモリが 満杯の場合に、ビットストリームコーダに待機するように信号指示することができる。

【0016】更にビットカウンタを用いて連結器により生成されたビットストリームのビットの数をカウントすることができる。例示的なビットカウンタには、16ビットデータは、16ビットカウンを含めることができる。16ビットデータは、16ビットタを含めることができる。16ビットデータは、16ビットウィンドウを23ビット界算器データに効率的に適用するシフタを用いて23ビットから選択することができる。このような小量のピットが選択することができる。ピデオアータ及び画像あるいは画像のグループをコード化するのに使用するビット数を同一カウント及びインターフェイスを用いて判定することができる。例えば最下で16ビットが読み取られると、1ビット精度で65535までのピットカウントを判定することができる。最上位16ビットを読み取ると、128ビット精度で8388480までのビットカウントを判定することができる。

[0017]

【実施例】以下、本発明の実施例について図面を参照して説明する。

【0018】本発明の一実施例を図1に示す。図1で、 1ビットより大きなバス幅は、バス幅を示す数字と共に バスを通る細い斜め線で示す。この実施例では、全ての バス幅とメモリサイズは単に例示的なものである。

【0019】係数パッファメモリ 101は量子化した係数を格納するのに使用する。例えばこのメモリは 6 x 64 x 9 ピットメモリとして実現することができる。この場合、各々の係数は 9 ピット幅であり、各々のメモリは 6 プロックの 8 x 8 係数を格納することができる。これは例えばMPEG-1マクロブロックを格納するのに適している。即ちMPEG-1は、各々のマクロブロックが 4 つの 8 x 8 プロックの維度画素と 2 つの8 x 8 プロックの色画素からなるマクロブロックに画像を分割するからである。図 2 はMPEG-1 について画像がどの様にマクロブロックのスライスに区分されるかの例を示している。

【0020】 コマンドバッファメモリ 102はビットストリーム構文とデータコマンドを格納するのに使用する。例えばこれは64 x 16 ビットメモリを用いて実現でき、その場合、64コマンドを格納することができる。本実施例に付いては、データの各々のマクロブロックは64コマ

ンドを用いてマクロブロックを示すビットシーケンスを フォーマット化することができる。それらのコマンドは プログラマブルプロセッサを用いて実行することができ る。

【0021】コマンド・インタブリタ 103は係数とコマンドを読み取り、そのデータを適切なコーダ106、107、108 ないし制御遅延 109に配分する。本実施例に付いては、係数バッファメモリ 101とコマンドバッファメモリ 102の内容がマクロブロックのビットシーケンスをフォーマット化するのに必要な全ての情報を含むと、開始信号 104が起動される。コマンドインタブリタは使用中信号 105をセットし、最初のメモリ位置から始めてコマンドバッファメモリ 102から逐次にコマンドを読み取ることで応答する。各々のコマンドを分析し、コマンド内の関連データを係数コーダ 106あるいは可変長コーダ 107、固定長コーダ 108、制御遅延 109に送る。

【0022】例えばコマンドインタブリタにより処理さ れたコマンドのフォーマットは図3に示す様式のものと することができるが、図3に示す様式に限定はされな い。周知のビットシーケンスを挿入するには、固定長コ ードワードコマンド 301を使用することができる。長さ 305はピットシーケンス内のピット数にセットし、固定 長コード 306はビットシーケンスの最初のビットとなる 最も左側の最上位ビット及び最後のビットを示す最も右 側のビットで右に整列した所望のビットシーケンスにセ ットする。例えばビットシーケンス「111010」を ・・ビットストリームに挿入するには、コードワードは「1 0 1 0 1 0 0 0 0 0 0 1 1 0 1 1 0 1 0] にセットされ る。この場合、最上位ピットはコマンドが固定長コード ワードコマンドであることを示すようにセットし、次の 4 ビットの「0 1 0 1」はビットシーケンス (5 ビッ ト) の長さを示し、最下位の5ビットの「11010」 はビットシーケンスデータを示す。

【0023】可変長ビットシーケンスを挿入するには、可変長コードワードコマンド 302を使用する。この実施例に付いては、コードテーブル 110は1 K x 16 RAMとして実現される単純な参照テーブルを用いて実現できる。参照テーブルへの入力は固定長データであるが、出力はビットシーケンスとそのデータを示す長さである。従って可変長ピットシーケンスをビットストリームに挿入するには、コードテーブルアドレス 307を可変長コードワードコマンド10の最下位ビットに入れるが、このアドレスは可変長コーダ 107を用いて対応するビットシーケンスを判定するのに使用する。それはアドレスをコードテーブル 110に加え、ビットシーケンス長とコードをもたらす。

【0024】1プロックの係数を示すビットシーケンスを挿入するには、係数コマンドフォーマット 303を使用する。この場合、係数のブロックは係数バッファメモリ101から読み取られ、コマンド・インタブリタ 103に渡

される。本実施例に付いては、プロックを読み取る順序は固定されている。開始信号 104は最初の係数コマンドが係数パッファメモリ 101から最初のプロックの係数の 読取り値になるようにコマンド・インタブリタ 103を初期設定する。後続の係数コマンドは読み取られている次のプロックになる。例えばMPEG-1に付いて、プロックを読み取る順序はそれらがピットストリームに現れる順序と同じで、4つの輝度プロックの後には2つの色ブロックが続く。図2に付いて、マクロブロックの各々は4つのYプロックと2つの色ブロックからなり、ピュトリーム内でプロックが生じる順序はY1、Y2、Y3、Y4、Cb、Crである。しかし本発明はこのマクロブロック構造に限定されないことに留意すべきである。

【0025】本実施例に付いては、ブロックから読み取 る係数の数は、係数コマンド 303の7最下位ピットで特 定する。係数カウント (COEF COUNT) 310の 範囲は本実施例では0から64である。これによりMPE G-2で特定されたような縮尺可能なマクロブロックサ イズで必要とされる様々なブロックサイズのサポートが 可能になる。更に本実施例の係数コマンドフォーマット には係数のブロックがブロック内ないし非ブロック内と してコード化すべきかどうかを示すイントラ(INTR A) ビット 308がある。MPEG-1では、ブロック内 の最初の係数は非ブロック内の最初の係数とは異なって コード化される。本実施例では、係数コマンドのイント ラビットは、ブロックはブロック内としてコード化すべ きであることを示すようにセットされる。また本実施例 では、係数コマンドは係数バッファメモリから係数を読 み取るべき順序を示すALT SCANビット309が含ま れている。例えばMPEG-2は2つの走査順序、即ち ジグザグ走査と代替走査をサポートする。本実施例で は、ALT SCAN (代替走査) ピットは係数を代替 走査順に読み取るべき場合にセットする。 図4はMPE G-2に付いて係数を読み取る順序を示している。

【0026】ジグザクないし代替走査機能を達成するための係数の再順序付けはコマンド・インタブリタ 103が行う。これは例えばRAM参照テーブルを用いて行う。この走査テーブルへの入力は逐次の係数カウントとすることができ、テーブルからの出力は係数を読み取る係数パッファメモリ 101内のアドレスを判定するのに使用する。このように走査テーブルの内容を変えることでどの様な走査順序も可能となる。本実施例のように2つの走査テーブルを使用するならば、代替走査ビット309をテーブルの選択に使用できる。

【0027】このように本実施例では、係数のブロックのコード化を行うには、以下のようになる。即ちコマンド・インタブリタ 103は係数パッファメモリ 101から係数コマンドフォーマット 303を有するコマンドを読み取る。このコマンドは係数パッファメモリ 101からどのブ

ロックを読み取るかを特定する。開始信号 104の後コマ ンド・インタプリタ 103によりこのコマンドが最初に読 まれると、最初の係数ブロックが係数バッファメモリ1 01から読み取られる。後続のコマンドは後続のブロック の読み取り値となる。プロックに付いて読み取るべき係 数の数は、係数コマンド 303の係数カウント欄 310に示 される。係数バッファメモリ 101から係数を読み取る順 序も係数コマンド内で指定される。ブロック内のどの係 数を読み取るかを示す走査参照テーブルが逐次にアクセ スされる。参照テーブルの選択は係数コマンドフォーマ ット 303内の代替走査ビット 309を用いて特定される。 係数は係数バッファメモリ 101から所望のピットストリ ーム梅文順序で読み取られる。それらはコマンド・イン タプリタ 103から係数コーダ 106に送られる。9ビット の係数データに加えて、追加の4ビットの情報が係数コ ーダ 106に送られる。即ちブロックの最初の係数が送ら れていることを示すプロック開始信号、プロックの最後 の係数が送られたことを示すプロック終了信号、係数コ マンドフォーマット 303でイントラ欄 308で特定される ブロックがブロック内ないし非ブロック内かどうかを示 すイントラ信号、及び係数コーダが活動していることを 示す係数活動信号 124である。

【0028】本実施例に付いては、係数はブロック開始、ブロック終了、イントラ、係数活動信号と共に構文順に係数コーダ 106に送られる。係数コーダ 106はランレベル係数をコード化し、非ゼロ係数に先行するゼロ係数の数を数える。ランレベルの組合せはコードテーブル、おそらく可変長コーダ 107で使用するものと同一のコードテーブル 110を用いて可変長コード化される。一部の可能なランレベル組合せはコードテーブル内に不在しない可能性があり、その場合、それらのランレベル組合せは固定長コードとしてコード化される可能性があるので、何等かの追加の論理が必要となる。しかし係数をコード化する方法は本発明の基本的な問題ではなく、こで説明はしない。

【0029】本実施例で、制御コマンド 304は2つの目的に使用する。即ちMBE(マクロブロック終了)ビット 312をセットすることにより構文コマンドのマクロブロックの終了を示すことと、整列ビット 311をセットすることにより後続のビットシーケンスの整列を出力ワード境界に強制することである。コマンドインタブリタが制御コマンドを処理してMBEビット 312がセットされていることを判定すると、使用中信号 105が消えてコマンド・インタブリタ 103はコマンドのマクロブロックとデータの処理を終了したことを示し、コマンドバッファメモリ 102内の残りのコマンドは無視される。この指示は例えばプログラマブル・プロセッサが使用してデータの次のマクロブロックに対応してコマンドバッファメモリ 102を構文とデータコマンドでいつ満たすことができるかを示すことができる。

【0030】 H.261、MPEG-1、MPEG-2の様 なピットストリーム構文では、ビットシーケンスの最初 のビットを強制してワード境界に整列することが必要で ある。出力ビットストリームは生来的に直列であること が分かるが、今日のディジタル技術は並列データバスア ーキテクチャに大きく基づいている。その結果、コード 化ビデオビットストリームをビットのシーケンスよりも ワードのシーケンスとして送信することが期待されてい る。しかしデータ内容は同じである。例えばワードシー ケンスは直列 - 並列変換器を用いてビットシーケンスか ら作ることができる。ワードシーケンスの処理を容易に するため、特定のビットシーケンスがワード内の特定の 場所を占めるように強制することがしばしば望ましい。 例えばH.261、MPEG-1、MPEG-2はすべて、 画像を示すデータの開始を示す画像ヘッダビットシーケ ンスをサポートしている。このヘッダは送信される最初 のピットがバイトの最上位ピットと一致するように配置 しなければならない。この場合、ビデオコーダが8ビッ トの出力バス幅を持っていたならば、ヘッダビットシー ケンスの最初のビットは最上位出力ビット位置にある。 本実施例に付いては、整列は出力ワードの先行する未使 用ピットをゼロで満たし、次の32ビット幅の出力ワード に整列することにより行う。

【0031】本実施例では、コマンド・インタブリタ103はコマンドバッファメモリ 102を読み取り、係数バッファメモリ 101を読み取り、係数バッファメモリ 101を読み取り、このデータと関連制御情報を係数コーダ 106、即ち可変長コーダ 107、固定長コーダ 108、制御遅延 109に配分する。本実施例では、関連制御情報には、各々のコーダ106、107、108 及び制御遅延 109への信号があり、データ回素のコーダないし制御遅延に宛てたものかどうかを示す。それらの信号は、係数活性 (COEF ACTIVE) 124、VLC活性 (VLCACTIVE) 125、FLC活性 (FLC ACTIVE) 126、及びCD活性 (CD ACTIVE) 127信号である。それらの信号は各々のコーダないし制御遅延を起動する。

【0032】以上、本実施例での係数コーダ 106と可変 艮コーダ 107の機能を説明したが、固定艮コーダ 108の 機能は、固定艮データコマンド 301のデータをコードセ レクタ 111に適切なフォーマットに変換することであ る。側御遅延 109は整列信号がコーダ106、107、108 を 通過する全ての他のデータとちょうど同量遅延されるように整列コマンドを遅延する。それら全てのユーダ10 6、107、108 と制御遅延 109は同一の遅延を有する。こ れによりコードセレクタ 111が受け取ったデータが、データがコーダ106、107、108 と制御遅延 109に配分され るのと同じ順序で到着するようになり、それによりピットシーケンスの順序が所望のピットストリーム構文と同 ーにすることができる。

【 0 0 3 3 】 本実施例では、個々のコーダ106、107、10 8 の出力は類似のフォーマットを有している。即ちビッ トシーケンス長、ビットシーケンスデータ、そのデータが活性化していることを示す各々の選択信号128、129、130 である。制御遅延 109は整列信号と整列信号が活性化しているかどうかを示す C D 選択信号 131を出力する。コードセレクタ 111はそれらの選択信号128、129、130、131を用いてどの出力信号を連結器 115に送るかを選択する。従って本実施例のコードセレクタ 111からの出力はビットシーケンス長 112、ビットシーケンスコード113、整列信号114からなっている。整列信号中の場合のように有効なビットシーケンスがなければ、ビットシーケンス長 112はゼロにセットされる。

【0034】本実施例で、連結器 115は連続したビット シーケンス長 112とピットシーケンスコード 113を受け 取り、それを連結して本実施例で実際に32ビット幅のワ ードストリームであるピットストリーム 116を形成す トローラ 119にいつ費き込むかを示す。この連結器で整 列信号 114が受信されると、完了して現在出力ワードを 出力する。本実施例では、整列コマンドが生じる場合の ようにピットストリームコード 113により特定されない ピットはゼロに強制される。各々の受信されたピットシ ーケンスコード 113と整列信号 114に対応した結果的な ビットの正確な数はビットカウンタ 117に出力される。 【0035】本実施例で、ビットカウンタ 117は連結器 から受け取った長さを累算して連結器 115により連結さ ・れたピット数のラン合計(running summation)をもた らす。本実施例で、長さを累積するため23ビットカウン タを使用する。16ピットデータバスを累算器にアクセス するため使用できるようにするため、23ピット合計に16 ビットウィンドウを加える。ウィンドウの位置は4ビッ ト 縮尺信号 118で明示する。縮尺が0ならば、最下位16 ピットが読み取られる。例えばデータのマクロブロック をコードするため使用するビット数を判定するため、ビ` ットカウンタ縮尺は最初に0にセットし、次にビットカ ウンタを読み取る。このカウント値はマクロブロックを コード化する前の累積値を示す。そしてマクロプロック をコード化してビットカウンタを再び読み取る。このカ ウント値はマクロプロックがコード化された後の累積値 を示す。その差はマクロブロックのコード化に使用する ビットの数となる。この方法はまた画像をコード化する のに使用するピット数を判定するのに使用できる。画像 は65535 ビット以上でコード化できるので(これは16ビ ットで表現できる最大数)、位取り因数は4にセットす ることができる。この場合、ウィンドウは4つだけ左に シフトされ、各々のカウントは16の単位で表される。従 って画像に付いてカウントされるピットの範囲は104857 6 ないし20ビットで表現できる最大カウントにすること ができる。このカウント値は必要なレート制御パラメー タを判定するのに使用できる。

【0036】本実施例で、出力コントローラ 119は出力

ビットストリーム 120を、先入れ先出しメモリとして実現される出力バッファメモリに書き込むために使用する。データは、先入れ先出しメモリAF信号 122が活性的でないことによって示される先入れ先出しが概論杯でない場合のみ書き込まれる。先入れ先出しメモリが概論杯であるならば、出力コントローラ 119は、コード化プロセスを保留すべきであることを残りの回路に示すパイプ保留信号 123をセットする。先入れ先出しメモリに再び余地ができれば、符号化を続けることができる。

【0037】図1の実施例に付いて、回路は同期データパイプラインとして実現できる。パイプラインの各々の段階は、データラッチが後に続くいくつかの非同期論からなっている。全てのデータラッチは同じクロックを共有している。パイプ保留信号 123は各々のクロック期間にデータのラッチを不能にするのに使用することができる。この方法により、出力先入れ先出しメモリが概満杯でビットストリームデータが失われないよう、全パイプラインを停止できる。

【0038】説明した実施例は本発明の単なる1つの実 施例であることに留意すべきである。コマンドバッファ メモリ・データフォーマットなど、多くのものを変更す ることができる。例えば、係数コマンドフォーマット 3 03はイントラ 308及び代替走査 309に対して異なるある いは追加制御ビットを用いて係数コーダ 106の機能を制 御することができる。コマンドバッファメモリ・データ フォーマットの各々の欄の大きさと内容も変えることが できる。異なるコマンドの数も変えることができる。更 に、データバス幅、メモリサイズ、コードテーブル 110 の内容、先述の参照テーブルも変えることができる。各 々のコーダ106、107、108 の機能も変えることができる が、係数コーダ 106はいくつかの係数を示すビットシー ケンスを生じる必要があり、可変長コーダ 107はデータ を可変長ビットシーケンスとしてコード化する必要があ り、固定長コーダ 108は固定長ピットシーケンスをコー ド化する必要があるという制限がある。例えば係数をコ ード化する方法は、ランレベルコード化を用いる必要は ない。更に、本実施例の制御遅延 109は、一部の実施例 は制御信号の遅延を必要としないので全ての実施例に必 要ではない。

[0039]

ができる。

【発明の効果】以上述べたところから明らかなように、本発明は、H.261、MPEG-1、MPEG-2などの多くの既存のコード化ディジタルビデオ・ビットストリーム構文並びに将来のビットストリーム構文をサポートできる汎用ビットストリームコーダを実現出来る。
【0040】本発明は、VLSIビデオコーダに含めることに適したそのコンパクトなサイズとその単純なイン

ターフェイスのおかげで、コストダウンを実現すること

【 0 0 4 1】 本発明をバイプラインとして実現することで、ビデオデータの高いデータレートをサポートすることができる。

【図面の簡単な説明】

【図1】本発明のビットストリームコーダの一実施例を 示すプロック図である。

【図 2】 M P E G - 1 ビデオコーダで使用するマクロブロックフォーマットの 1 例である。

【図3】図1の実施例のコマンドバッファメモリのコマンドを格納するコマンドフォーマットの1例である。

【図4】MPEG-2によりサポートされた係数走査順序を記述したものである。


【符号の説明】

- 101 係数パッファメモリ
- 102 コマンドパッファメモリ
- 103 コマンド・インタブリタ
- 104 開始信号
- 105 使用中信号
- 106 係数コーダ
- 107 可変長コーダ
- 108 固定長コーダ
- 109 制御遅延
- 110 コードテーブル
- 111 コードセレクタ
- 112 コードセレクタ出力ビットシーケンス長パス
- 113 コードセレクタ出力ビットシーケンスコードバス
- 114 コードセレクタ出力整列信号線
- 115 連結器
- 116 連結器出力ピットストリームバス
- 117 ビットカウンタ
- 118 ビットカウンタ入力縮尺バス
- 119 出力コントローラ
- 120 出力コントローラ出力ピットストリームバス
- 121 出力先入れ先出しメモリ書き込みクロック信号線
- 122 出力先入れ先出しメモリ概満杯信号線
- 123 パイプ保留信号線
- 301 固定長コードコマンドフォーマット
- 302 可変長コードコマンドフォーマット
- 303 係数コマンドフォーマット
- 304 制御データコマンドフォーマット
- 305 固定長コードコマンド長欄
- 306 固定長コードコマンド固定長コード欄
- 307 可変長コードコマンド・コードテーブルアドレス


橌

- 308 係数コマンド内欄
- 309 係数コマンド代替走査欄
- 310 係数コマンド係数カウント欄
- 311 制御データコマンド整列欄
- 312 制御データMBE欄

[図1]




【図2】



[図3]

- 301 固定長コードコマンドフォーマット 304 306 固定長コードコマンド固定長コード棚 307 可変長コードコマンド・コードテーブルアド 308 係数コマンド内間 309 係数コマンド代替走査欄
- 310 係数コマンド係数カウント傷 311 制御データコマンド整列欄
- 312 制御データMBE欄



[図4]

